Docket No. 242358US2

IN RE APPLICATION OF: Kiyoshi HAYASE

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

GAU:

SERIAL NO: NEW APPLICATION			EXAMINER:		
FILED:	HEREWITH				
FOR:	MULTIPROCESSOR SYSTEM CAPABLE OF EFFICIENTLY DEBUGGING PROCESSORS				
		REQUEST FOR PRIC	RITY		
	ONER FOR PATENTS RIA, VIRGINIA 22313				
SIR:					
☐ Full benefit of the filing date of U.S. Application Serial Number provisions of 35 U.S.C. §120.			, filed	, is claimed pursuant to the	
☐ Full benefit of the filing date(s) of U.S. Provisional Applica §119(e):  Application No.			ion(s) is claimed pursuant to the provisions of 35 U.S.C. <u>Date Filed</u>		
	nts claim any right to priori		tions to which t	they may be entitled pursuant to	
In the matter	r of the above-identified ap	plication for patent, notice is her	eby given that	the applicants claim as priority:	
COUNTRY Japan	<del>,</del> <del>-</del>	APPLICATION NUMBER 2002-330310	MO! Nove	NTH/DAY/YEAR ember 14, 2002	
■ are s □ will □ were	pies of the corresponding C ubmitted herewith be submitted prior to payme filed in prior application S	ent of the Final Fee erial No. filed			
Rece				under PCT Rule 17.1(a) has been	
	Application Serial No.(s) are submitted herewith	ere filed in prior application Ser	ial No.	filed ; and	
			Respectfully St	ubmitted,	
			OBLON, SPIV MAIER & NEV	MAK, MCCLELLAND, USTADT, P.C. MMWGULL	
Customer Number 22850 Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)			Marvin J. Spivak Registration No. 24,913  C. Irvin McClelland Registration Number 21,124		

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application: 2002年11月14日

出願番号 Application Number:

cation Number: 特願2002-330310

[ST.10/C]: [JP2002-330310]

出 願 人 Applicant(s):

三菱電機株式会社

2002年12月10日

特 許 庁 長 官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

542080JP01

【提出日】

平成14年11月14日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 11/22

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

早瀬 清

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【代理人】

【識別番号】

100089233

【弁理士】

【氏名又は名称】

吉田 茂明

【選任した代理人】

【識別番号】

100088672

【弁理士】

【氏名又は名称】 吉竹 英俊

【選任した代理人】

【識別番号】 100088845

【弁理士】

【氏名又は名称】 有田 貴弘

【手数料の表示】

【予納台帳番号】

012852

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

# 特2002-330310

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 マルチプロセッサシステム

【特許請求の範囲】

【請求項1】 複数のプロセッサと、

前記複数のプロセッサのデバッグを実行する、少なくとも一つのデバッグ実行 部と、

前記デバッグ実行部を制御する、少なくとも一つのコントローラと、

外部のデバッグ装置に接続される、一組の端子群と、

前記複数のプロセッサの中から、デバックを実行すべき少なくとも一つ又は全 部のプロセッサを選択する選択回路と

を備える、マルチプロセッサシステム。

【請求項2】 前記複数のプロセッサは、第1及び第2のプロセッサを含み

前記デバッグ実行部は、前記第1のプロセッサに接続された第1のデバッグ実 行部と、前記第2のプロセッサに接続された第2のデバッグ実行部とを含み、

前記コントローラは、前記第1のデバッグ実行部に接続された第1のコントローラと、前記第2のデバッグ実行部に接続された第2のコントローラとを含み、前記選択回路は、前記第1及び第2のコントローラと前記端子群との間に接続されており、

前記選択回路は、前記デバッグ装置から前記端子群を介して入力されてきたデバッグ用の信号を、前記第1及び第2のコントローラのうちの一方又は双方に入力する、請求項1に記載のマルチプロセッサシステム。

【請求項3】 前記複数のプロセッサは、第1及び第2のプロセッサを含み

前記デバッグ実行部は、前記第1のプロセッサに接続された第1のデバッグ実 行部と、前記第2のプロセッサに接続された第2のデバッグ実行部とを含み、

前記選択回路は、前記第1及び第2のデバッグ実行部と前記コントローラとの間に接続されており、

前記コントローラは、前記端子群に接続されており、

前記選択回路は、前記コントローラから出力されたデバッグ用の信号を、前記第1及び第2のデバッグ実行部のうちの一方又は双方に入力する、請求項1に記載のマルチプロセッサシステム。

【請求項4】 前記複数のプロセッサは、第1及び第2のプロセッサを含み

前記選択回路は、前記第1及び第2のプロセッサと前記デバッグ実行部との間に接続されており、

前記デバッグ実行部は前記コントローラに接続されており、

前記コントローラは前記端子群に接続されており、

前記選択回路は、前記デバッグ実行部から出力されたデバッグ用の信号を、前 記第1及び第2のプロセッサのうちの一方又は双方に入力する、請求項1に記載 のマルチプロセッサシステム。

【請求項5】 前記選択回路は、所定のレジスタの設定に基づいて、デバックを実行すべき前記プロセッサを選択する、請求項1~4のいずれか一つに記載のマルチプロセッサシステム。

【請求項6】 前記選択回路は、外部から所定の端子に入力される選択信号 に基づいて、デバッグを実行すべき前記プロセッサを選択する、請求項1~4の いずれか一つに記載のマルチプロセッサシステム。

【請求項7】 第1及び第2のプロセッサと、

前記第1のプロセッサに接続された第1のデバッグ実行部、及び前記第2のプロセッサに接続された第2のデバッグ実行部と、

前記第1のデバッグ実行部に接続された第1のコントローラ、及び前記第2の デバッグ実行部に接続された第2のコントローラと、

前記第1のコントローラに選択的に接続された第1の端子群、及び前記第2の コントローラに選択的に接続された第2の端子群と、

前記第1の端子群と前記第1及び第2のコントローラとの間に接続された選択 回路と

を備え、

前記第1及び第2の端子群の双方にデバッグ装置がそれぞれ接続される第1モ

ードにおいて、前記選択回路は、前記第1のコントローラと前記第1の端子群と を接続するとともに、前記第2のコントローラと前記第2の端子群とを接続し、

前記第1の端子群のみに前記デバッグ装置が接続される第2モードにおいて、 前記選択回路は、前記デバッグ装置から前記第1の端子群を介して入力されてき たデバッグ用の信号を、前記第1及び第2のコントローラのうちの一方又は双方 に入力する、マルチプロセッサシステム。

【請求項8】 前記第1モードと前記第2モードとの切り替えは、外部から 所定の端子に入力される選択信号に基づいて行われる、請求項7に記載のマルチ プロセッサシステム。

【請求項9】 前記第1モードと前記第2モードとの切り替えは、所定のレジスタの設定に基づいて行われる、請求項7に記載のマルチプロセッサシステム

【請求項10】 前記第2の端子群に前記デバッグ装置が接続されているか 否かを検出する検出回路をさらに備え、

前記第1モードと前記第2モードとの切り替えは、前記検出回路の検出結果に基づいて行われる、請求項7に記載のマルチプロセッサシステム。

#### 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

この発明はマルチプロセッサシステムに関し、特に、プロセッサのデバッグを 効率的に実行することが可能なマルチプロセッサシステムに関するものである。

[0002]

#### 【従来の技術】

従来の第1のマルチプロセッサシステムでは、搭載されているプロセッサの個数と同数のデバッグ用端子群が設けられている。そして、各端子群にデバッグ装置をそれぞれ接続することにより、各デバッグ装置を用いて各プロセッサのデバッグが独立に行われている。

[0003]

従来の第2のマルチプロセッサシステムでは、一組のデバッグ用端子群が設け

られている。そして、各プロセッサに接続されている各TAPコントローラをシリアルに接続することにより、1台のデバッグ装置を用いて全てのプロセッサに関するデバッグが行われている。

[0004]

なお、プロセッサのデバッグに関する技術が、下記の特許文献 1, 2 に記載されている。

[0005]

【特許文献1】

特開2000-73363号公報

【特許文献2】

特開2000-24201号公報

[0006]

【発明が解決しようとする課題】

しかしながら、従来の第1のマルチプロセッサシステムによると、搭載されているプロセッサの個数が増えると、それに応じてデバッグ用端子群及びデバッグ装置を追加する必要があるため、コストの上昇を招くという問題がある。

[0007]

また、従来の第2のマルチプロセッサシステムによると、常に全てのTAPコントローラを経由して全てのプロセッサに関するデバッグが行われるため、デバッグの所要時間が長くなるという問題がある。

[0008]

本発明はかかる問題を解決するために成されたものであり、コストの低減を図りつつ、複数のプロセッサのデバッグを効率的に実行することが可能なマルチプロセッサシステムを得ることを目的とする。

[0009]

【課題を解決するための手段】

第1の発明に係るマルチプロセッサシステムは、複数のプロセッサと、複数の プロセッサのデバッグを実行する、少なくとも一つのデバッグ実行部と、デバッ グ実行部を制御する、少なくとも一つのコントローラと、外部のデバッグ装置に 接続される、一組の端子群と、複数のプロセッサの中から、デバックを実行すべき少なくとも一つ又は全部のプロセッサを選択する選択回路とを備える。

[0010]

第2の発明に係るマルチプロセッサシステムは、第1及び第2のプロセッサと、第1のプロセッサに接続された第1のデバッグ実行部、及び第2のプロセッサに接続された第2のデバッグ実行部と、第1のデバッグ実行部に接続された第1のコントローラ、及び第2のデバッグ実行部に接続された第2のコントローラと、第1のコントローラに選択的に接続された第1の端子群、及び第2のコントローラに選択的に接続された第1の端子群と第1及び第2のコントローラとの間に接続された選択回路とを備え、第1及び第2の端子群の双方にデバッグ装置がそれぞれ接続される第1モードにおいて、選択回路は、第1のコントローラと第1の端子群とを接続するとともに、第2のコントローラと第2の端子群とを接続し、第1の端子群のみにデバッグ装置が接続される第2モードにおいて、選択回路は、デバッグ装置から第1の端子群を介して入力されてきたデバッグ用の信号を、第1及び第2のコントローラのうちの一方又は双方に入力する。

#### [0011]

#### 【発明の実施の形態】

以下、説明の簡略化のため2個のCPUを備えるマルチプロセッサシステムを例にとり、本発明の実施の形態について具体的に説明する。但し、CPUの数は2個に限定されるものではなく、3個以上のCPUを備えるマルチプロセッサに対しても、本発明は適用可能である。

[0012]

実施の形態1.

図 1 は、本発明の実施の形態 1 に係るマルチプロセッサシステムの構成を示す ブロック図である。チップ 1 は、複数の $CPU7_0$ ,  $7_1$ と、 $CPU7_0$ ,  $7_1$ のデバッグを実行するデバッグ実行部  $8_0$ ,  $8_1$ と、デバッグ実行部  $8_0$ ,  $8_1$ を制御する TAP コントローラ  $9_0$ ,  $9_1$ と、 $CPU7_0$ ,  $7_1$ の中から、デバックを実行す べき少なくとも一つのCPUを選択する選択回路 1 0 と、端子 2  $\sim$  6 を含む一組

### [0013]

選択回路10は、TAPコントローラ100、レジスタ101、AND回路102~105、及びセレクタ106,107を備えている。AND回路102の一方の入力端子は端子4に、他方の入力端子はレジスタ101に、出力端子はTAPコントローラ9のTMS端子に、それぞれ接続されている。AND回路103の一方の入力端子は端子5に、他方の入力端子はレジスタ101に、出力端子はTAPコントローラ9のTDI端子に、それぞれ接続されている。AND回路104の一方の入力端子は端子4に、他方の入力端子はレジスタ101に、出力端子はTAPコントローラ91のTMS端子に、それぞれ接続されている。AND回路105の一方の入力端子は端子5に、他方の入力端子はレジスタ101に、出力端子はTAPコントローラ91のTDI端子に、それぞれ接続されている。セレクタ106の一方の入力端子はTAPコントローラ90のTDO端子に、他方の入力端子はTAPコントローラ91のTDO端子に、出力端子はTAPコントローラ91のTDO端子に、出力端子はTAPコントローラ91のTDO端子に、出力端子はセレクタ107を介して端子6に、それぞれ接続されている。

#### [0014]

## [0015]

信号S11は、AND回路102,103の各他方の入力端子にそれぞれ入力 される。信号S12は、AND回路104,105の各他方の入力端子にそれぞ れ入力される。信号S10は、セレクタ106の選択端子に入力される。

#### [0016]

次に、デバッグ装置から端子4を介して、AND回路102, 104の各一方の入力端子に、TMS信号がそれぞれ入力される。また、デバッグ装置から端子5を介して、AND回路103, 105の各一方の入力端子に、TDI信号がそれぞれ入力される。TAPコントローラ90, 91の各TCK端子には、デバッグ装置から端子2を介してTCK信号がそれぞれ入力され、TAPコントローラ90, 91の各TRST端子には、デバッグ装置から端子3を介してTRST信号がそれぞれ入力される。

# [0017]

上記の通り、 $CPU7_0$ のみのデバッグを実行する場合、信号S11は「H」、信号S12は「L」である。従って、TMS信号及びTDI信号は、AND回路102, 103の各出力端子から、TAPコントローラ $9_0$ のTMS端子及びTDI端子に、それぞれ入力される。一方、TAPコントローラ $9_1$ のTMS端子及びTDI端子には、TMS信号及びTDI信号は入力されない。

#### [0018]

TAPコントローラ9 $_0$ は、所定のコマンドを生成してデバッグ実行部8 $_0$ に入力する。デバッグ実行部8 $_0$ は、CPU7 $_0$ にブレーク要求、スタート要求、命令コードを入力し、CPU7 $_0$ のデバッグが実行される。デバッグの結果に関するデータは、CPU7 $_0$ からデバッグ実行部8 $_0$ を介してTAPコントローラ9 $_0$ に入力される。上記の通り、CPU7 $_0$ のみのデバッグを実行する場合、信号S10は「L」である。また、セレクタ107は、通常はセレクタ106側に設定されている。従って、データは、TAPコントローラ9 $_0$ のTDO端子から、セレクタ106,107及び端子6を介して、外部に出力される。

[0019]

また、上記の通り、 $CPU7_1$ のみのデバッグを実行する場合、信号S11は 「L」、信号S12は「H」である。従って、TMS信号及びTDI信号は、AND回路104, 105の各出力端子から、TAPコントローラ $9_1$ のTMS端子及びTDI端子に、それぞれ入力される。一方、TAPコントローラ $9_0$ のTMS端子及びTDI端子には、TMS信号及びTDI信号は入力されない。

[0020]

TAPコントローラ $9_1$ は、所定のコマンドを生成してデバッグ実行部 $8_1$ に入力する。デバッグ実行部 $8_1$ は、 $CPU7_1$ にブレーク要求、スタート要求、命令コードを入力し、 $CPU7_1$ のデバッグが実行される。デバッグの結果に関するデータは、 $CPU7_1$ からデバッグ実行部 $8_1$ を介してTAPコントローラ $9_1$ に入力される。上記の通り、 $CPU7_1$ のみのデバッグを実行する場合、信号S10は「H」である。また、セレクタ107は、通常はセレクタ106側に設定されている。従って、データは、TAPコントローラ $9_1$ のTDO端子から、セレクタ106,107及び端子6を介して、外部に出力される。

[0021]

さらに、上記の通り、CPU7 $_0$ ,  $7_1$ の双方のデバッグを実行する場合、信号 S11, S12はともに「H」である。従って、TMS信号は、AND回路102, 104の各出力端子から、TAPコントローラ9 $_0$ ,  $9_1$ の各TMS端子に、それぞれ入力される。また、TDI信号は、AND回路103, 105の各出力端子から、TAPコントローラ9 $_0$ ,  $9_1$ の各TDI端子に、それぞれ入力される。その結果、上記と同様にしてCPU7 $_0$ ,  $7_1$ のデバッグが実行される。

[0022]

上記の通り、 $CPU7_0$ ,  $7_1$ の双方のデバッグを実行する場合、信号S10は順次に「L」「H」となる。従って、端子6からは、 $CPU7_0$ のデバッグの結果に関するデータ、及び $CPU7_1$ のデバッグの結果に関するデータが、この順に出力される。

[0023]

このように本実施の形態1に係るマルチプロセッサシステムは、端子2~6を

#### [0024]

また、選択回路 1 0 によって全てのC P U 7 0, 7 1 が選択された場合は、全てのC P U 7 0, 7 1 に関して同時にデバッグが行われる。そのため、複数のC P U Y 0, Y 1 を備えるマルチプロセッサシステムにおいて、C P U Y 0, Y 1 0 デバッグを効率的に実行することができる。

### [0025]

さらに、レジスタ101を用いた簡単な構成によって選択回路10が実現されているため、システムが大型化・複雑化することを、最小限にとどめることができる。

#### [0026]

# 実施の形態2.

図 2 は、本発明の実施の形態 2 に係るマルチプロセッサシステムの構成を示す ブロック図である。チップ 1 は、 $CPU7_0$ ,  $7_1$ と、デバッグ実行部  $8_0$ ,  $8_1$ と、 TAPコントローラ  $9_0$ ,  $9_1$ と、 $CPU7_0$ ,  $7_1$ の中から、デバックを実行す べき少なくとも一つのCPUを選択する選択回路 2 0 と、端子 2  $\sim$  2 3 とを備えている。

## [0027]

選択回路20は、AND回路200~203及びセレクタ204を備えている

- 。AND回路200の一方の入力端子は端子4に、他方の入力端子は端子21に
- 、出力端子はTAPコントローラ9 $_0$ のTMS端子に、それぞれ接続されている
- 。AND回路201の一方の入力端子は端子5に、他方の入力端子は端子21に
- 、出力端子はTAPコントローラ9<sub>0</sub>のTDI端子に、それぞれ接続されている
- 。AND回路202の一方の入力端子は端子4に、他方の入力端子は端子23に

- 、出力端子はTAPコントローラ9 $_1$ のTMS端子に、それぞれ接続されている
- 。AND回路203の一方の入力端子は端子5に、他方の入力端子は端子23に
- 、出力端子はTAPコントローラ9<sub>1</sub>のTDI端子に、それぞれ接続されている
- 。セレクタ204の一方の入力端子はTAPコントローラ9 $_0$ のTDO端子に、他方の入力端子はTAPコントローラ9 $_1$ のTDO端子に、出力端子は端子6に
- 、それぞれ接続されている。

### [0028]

次に、本実施の形態 2 に係るマルチプロセッサシステムの動作について説明する。まず、デバッグを実行すべき C P U を選択するために、チップ 1 の外部から端子 2 1 , 2 2 , 2 3 に、それぞれ信号 5 2 1 , 5 2 0 , 5 2 2 を入力する。5 P U 5 1 ののみのデバッグを実行する場合は、「H」の信号 5 2 1 、「L」の信号 5 2 1 、「L」の信号 5 2 1 、「L」の信号 5 2 1 、「L」の信号 5 2 1 、「H」の信号 5 2 1 、「Th」の信号 5 2 1 、「Th)の信号 5 2 3 4 4 、「Th)の信号 5 4 4 、「Th)の信号 5 4 4 、「Th)の信号 5 、「Th)の信息 5 、「Th)の信号 5 、「Th)の信息 5 、「Th)の信息 5 、「Th)の信息 5 、「Th)の信息 5 、「Th)の信息 5 、「Th)の信号 5 、「Th)の信息 5 、「Th)の信号 5 、「Th)の信号 5 、「Th)の信号 5 、「Th)の信号 5 、「Th)の信息 5

## [0029]

信号S21は、AND回路200,201の各他方の入力端子にそれぞれ入力 される。信号S22は、AND回路202,203の各他方の入力端子にそれぞ れ入力される。信号S20は、セレクタ204の選択端子に入力される。

#### [0030]

次に、デバッグ装置から端子4を介して、AND回路200,202の各一方の入力端子に、TMS信号がそれぞれ入力される。また、デバッグ装置から端子5を介して、AND回路201,203の各一方の入力端子に、TDI信号がそれぞれ入力される。

#### [0031]

上記の通り、CPU7<sub>0</sub>のみのデバッグを実行する場合、信号S21は「H」、信号S22は「L」である。従って、TMS信号及びTDI信号は、AND回路200,201の各出力端子から、TAPコントローラ9<sub>0</sub>のTMS端子及び

TDI端子に、それぞれ入力される。一方、TAPコントローラ9 $_1$ のTMS端子及びTDI端子には、TMS信号及びTDI信号は入力されない。その結果、上記実施の形態  $_1$  と同様にして、CPU  $_0$  のみのデバッグが実行される。また、上記の通り、CPU  $_0$  のみのデバッグを実行する場合、信号S20は「L」である。従って、CPU  $_0$  のデバッグの結果に関するデータは、TAPコントローラ  $_0$  のTDO端子から、セレクタ  $_2$  0 4 及び端子  $_0$  を介して、外部に出力される。

#### [0032]

また、上記の通り、 $CPU7_1$ のみのデバッグを実行する場合、信号S21は「L」、信号S22は「H」である。従って、TMS信号及びTDI信号は、AND回路202,203の各出力端子から、TAPコントローラ9 $_1$ のTMS端子及びTDI端子に、それぞれ入力される。一方、TAPコントローラ9 $_0$ のTMS端子及びTDI端子には、TMS信号及びTDI信号は入力されない。その結果、上記実施の形態1と同様にして、 $CPU7_1$ のみのデバッグが実行される。また、上記の通り、 $CPU7_1$ のみのデバッグを実行する場合、信号S20は「H」である。従って、 $CPU7_1$ のデバッグの結果に関するデータは、TAPコントローラ9 $_1$ のTDO端子から、セレクタ204及び端子6を介して、外部に出力される。

#### [0033]

さらに、上記の通り、CPU7 $_0$ ,  $7_1$ の双方のデバッグを実行する場合、信号 S 2 1, S 2 2 はともに「H」である。従って、TM S 信号は、AN D 回路 2 0 0, 2 0 2 の各出力端子から、TAPコントローラ9 $_0$ ,  $9_1$ の各TM S端子に、それぞれ入力される。また、TD I 信号は、AN D 回路 2 0 1, 2 0 3 の各出力端子から、TAPコントローラ9 $_0$ ,  $9_1$ の各TD I 端子に、それぞれ入力される。その結果、CPU7 $_0$ ,  $7_1$ のデバッグが実行される。また、上記の通り、CPU7 $_0$ ,  $7_1$ の双方のデバッグを実行する場合、信号 S 2 0 は順次に「L」「H」となる。従って、端子 6 からは、CPU7 $_0$ のデバッグの結果に関するデータ、及びCPU7 $_1$ のデバッグの結果に関するデータが、この順に出力される。

[0034]

このように本実施の形態 2 に係るマルチプロセッサシステムは、端子  $2\sim6$  を含む一組の端子群のみを備える。そして、選択回路 2 のによって、複数のC P U  $7_0$ ,  $7_1$  の中から、デバックを実行すべき少なくとも一つのC P U が選択される。従って、チップ 1 に搭載されているC P U の個数が増えたとしても、それに応じて端子  $2\sim6$  を追加する必要がない。その結果、一台のデバッグ装置のみを用いて複数のC P U  $7_0$ ,  $7_1$  のデバッグを実行できるため、コストの低減を図ることができる。

[0035]

また、選択回路 2 0 によって全ての $CPU7_0$ ,  $7_1$ が選択された場合は、全ての $CPU7_0$ ,  $7_1$ に関して同時にデバッグが行われる。そのため、複数の $CPU7_0$ ,  $7_1$ を備えるマルチプロセッサシステムにおいて、 $CPU7_0$ ,  $7_1$ のデバッグを効率的に実行することができる。

[0036]

さらに、端子21~23を用いた簡単な構成によって選択回路20が実現されているため、システムが大型化・複雑化することを、最小限にとどめることができる。

[0037]

実施の形態3.

図3は、本発明の実施の形態3に係るマルチプロセッサシステムの構成を示す ブロック図である。チップ 1 は、複数の $CPU7_0$ ,  $7_1$ と、デバッグ実行部  $8_0$ ,  $8_1$ と、デバッグ実行部  $8_0$ ,  $8_1$ を制御するTAPコントローラ 9 と、 $CPU7_0$ ,  $7_1$ の中から、デバックを実行すべき少なくとも一つのCPUを選択する選択回路 3 0 と、端子 2 ~ 6 を含む一組の端子群とを備えている。 $CPU7_0$ ,  $7_1$ は、それぞれデバッグ実行部  $8_0$ ,  $8_1$ に接続されており、TAPコントローラ 9 は、端子 2 ~ 6 に接続されている。選択回路 3 0 は、デバッグ実行部  $8_0$ ,  $8_1$ と TAPコントローラ 9 との間に接続されている。

[0038]

選択回路30は、レジスタ300、AND回路301,302、及びセレクタ 303を備えている。AND回路301の一方の入力端子はTAPコントローラ 9に、他方の入力端子はレジスタ300に、出力端子はデバッグ実行部  $8_0$ に、それぞれ接続されている。AND回路302の一方の入力端子はTAPコントローラ9に、他方の入力端子はレジスタ300に、出力端子はデバッグ実行部  $8_1$ に、それぞれ接続されている。セレクタ303の一方の入力端子はデバッグ実行部  $8_0$ に、他方の入力端子はデバッグ実行部  $8_1$ に、出力端子はTAPコントローラ9に、それぞれ接続されている。

#### [0039]

次に、本実施の形態 3 に係るマルチプロセッサシステムの動作について説明する。まず、デバッグを実行すべきC PUを選択するために、デバッグ装置又はC PU  $7_0$ ,  $7_1$ によってレジスタ 3 O O がアクセスされる。C PU  $7_0$ のみのデバッグを実行する場合は、信号 S 3 1 が「H」、信号 S 3 2 が「L」、信号 S 3 O が「L」になるように、レジスタ 3 O O が設定される。C PU  $7_1$  のみのデバッグを実行する場合は、信号 S 3 1 が「L」、信号 S 3 2 が「H」、信号 S 3 0 が「H」になるように、レジスタ 3 O O が設定される。C PU  $7_0$ ,  $7_1$  の双方のデバッグを実行する場合は、信号 S 3 1 ,S 3 2 がともに「H」になるように、レジスタ 3 O O が設定される。また、この場合は、信号 S 3 O が順次に「L」「H」となるように、レジスタ S O O が設定される。

#### [0040]

信号S31は、AND回路301の他方の入力端子に入力される。信号S32は、AND回路302の他方の入力端子に入力される。信号S30は、セレクタ300の選択端子に入力される。

#### [0041]

次に、デバッグ装置から端子2~6を介して、TAPコントローラ9のTCK端子、TRST端子、TMS端子、TDI端子に、TCK信号、TRST信号、TMS信号、TDI信号がそれぞれ入力される。そして、TAPコントローラ9は、所定のコマンドを生成して出力する。

#### [0042]

上記の通り、CPU7<sub>0</sub>のみのデバッグを実行する場合、信号S31は「H」 、信号S32は「L」である。従って、TAPコントローラ9から出力されたコ マンドは、AND回路 301 の出力端子から出力されて、デバッグ実行部 80 に入力される。一方、デバッグ実行部 81 にはコマンドは入力されない。

# [0043]

デバッグ実行部  $8_0$ は、 $CPU7_0$ にブレーク要求、スタート要求、命令コードを入力し、 $CPU7_0$ のデバッグが実行される。デバッグの結果に関するデータは、 $CPU7_0$ からデバッグ実行部  $8_0$ に入力される。上記の通り、 $CPU7_0$ のみのデバッグを実行する場合、信号 S30は「L」である。従って、データは、デバッグ実行部  $8_0$ から、セレクタ 303、TAPコントローラ 9、及び端子 6を介して、外部に出力される。

## [0044]

また、上記の通り、 $CPU7_1$ のみのデバッグを実行する場合、信号S31は 「L」、信号S32は「H」である。従って、TAPコントローラ9から出力されたコマンドは、AND回路302の出力端子から出力されて、デバッグ実行部  $8_1$ に入力される。一方、デバッグ実行部  $8_0$ にはコマンドは入力されない。

# [0045]

デバッグ実行部  $8_1$ は、 $CPU7_1$ にブレーク要求、スタート要求、命令コードを入力し、 $CPU7_1$ のデバッグが実行される。デバッグの結果に関するデータは、 $CPU7_1$ からデバッグ実行部  $8_1$ に入力される。上記の通り、 $CPU7_1$ のみのデバッグを実行する場合、信号 S30は「H」である。従って、データは、デバッグ実行部  $8_1$ から、セレクタ 303、TAPコントローラ 9、及び端子 6を介して、外部に出力される。

# [0046]

 バッグの結果に関するデータが、この順に出力される。

[0047]

なお、以上の説明では、選択回路30は、デバックを実行すべきCPU7<sub>0</sub>, 7<sub>1</sub>を、レジスタ300の設定に基づいて選択したが、上記実施の形態2のように、外部から所定の端子21~23に入力される選択信号に基づいて選択するよう構成してもよい。

[0048]

このように本実施の形態 3 に係るマルチプロセッサシステムによれば、選択回路 3 0 は、デバッグ実行部 8 0 , 8 1 と T A P コントローラ 9 との間に接続されている。従って、各 C P U 7 0 , 7 1 に対応して T A P コントローラ 9 0 , 9 1 を個別に設ける必要がないため、上記実施の形態 1 , 2 と比較して、システム構成の簡略化を図ることができる。

[0049]

実施の形態4.

図4は、本発明の実施の形態4に係るマルチプロセッサシステムの構成を示すブロック図である。チップ1は、複数の $CPU7_0$ ,  $7_1$ と、デバッグ実行部8と、デバッグ実行部8を制御するTAPコントローラ9と、 $CPU7_0$ ,  $7_1$ の中から、デバックを実行すべき少なくとも一つのCPUを選択する選択回路40と、端子2~6を含む一組の端子群とを備えている。TAPコントローラ9は端子2~6に接続されており、デバッグ実行部8はTAPコントローラ9に接続されている。選択回路40は、 $CPU7_0$ ,  $7_1$ とデバッグ実行部8との間に接続されている。

[0050]

選択回路40は、レジスタ400、AND回路402,403、及びセレクタ401を備えている。AND回路402の一方の入力端子はデバッグ実行部8に、他方の入力端子はレジスタ400に、出力端子はCPU7 $_0$ に、それぞれ接続されている。AND回路403の一方の入力端子はデバッグ実行部8に、他方の入力端子はレジスタ400に、出力端子はCPU7 $_1$ に、それぞれ接続されている。セレクタ401の一方の入力端子はCPU7 $_0$ に、他方の入力端子はCPU

 $7_1$ に、出力端子はデバッグ実行部 8 に、それぞれ接続されている。

[0051]

次に、本実施の形態4に係るマルチプロセッサシステムの動作について説明する。まず、デバッグを実行すべきCPUを選択するために、デバッグ装置又は $CPU7_0$ ,  $7_1$ によってレジスタ400がアクセスされる。 $CPU7_0$ のみのデバッグを実行する場合は、信号S41が「H」、信号S42が「L」、信号S40が「L」になるように、レジスタ400が設定される。 $CPU7_1$ のみのデバッグを実行する場合は、信号S41が「L」、信号S42が「H」、信号S40が「H」になるように、レジスタ400が設定される。 $CPU7_0$ ,  $7_1$ の双方のデバッグを実行する場合は、信号S41, S42がともに「H」になるように、レジスタ400が設定される。また、この場合は、信号S40が順次に「L」「H」となるように、レジスタ400が設定される。

[0052]

信号S41は、AND回路402の他方の入力端子に入力される。信号S42は、AND回路403の他方の入力端子に入力される。信号S40は、セレクタ400の選択端子に入力される。

[0053]

次に、デバッグ装置から端子2~6を介して、TAPコントローラ9のTCK端子、TRST端子、TMS端子、TDI端子に、TCK信号、TRST信号、TMS信号、TDI信号がそれぞれ入力される。そして、TAPコントローラ9は、所定のコマンドを生成して出力する。TAPコントローラ9から出力されたコマンドは、デバッグ実行部8に入力される。デバッグ実行部8は、ブレーク要求、スタート要求、命令コードを生成して出力する。

[0054]

上記の通り、 $CPU7_0$ のみのデバッグを実行する場合、信号S41は「H」、信号S42は「L」である。従って、デバッグ実行部 8 から出力された命令コード等は、AND回路402の出力端子から出力されて、 $CPU7_0$ に入力される。これにより、 $CPU7_0$ のデバッグが実行される。一方、 $CPU7_1$ には命令コード等は入力されない。また、上記の通り、 $CPU7_0$ のみのデバッグを実行

する場合、信号S40は「L」である。従って、 $CPU7_0$ のデバッグの結果に関するデータは、 $CPU7_0$ から、セレクタ401、デバッグ実行部8、TAPコントローラ9、及び端子6を介して、外部に出力される。

### [0055]

また、上記の通り、 $CPU7_1$ のみのデバッグを実行する場合、信号S41は「L」、信号S42は「H」である。従って、デバッグ実行部8から出力された命令コード等は、AND回路403の出力端子から出力されて、 $CPU7_1$ に入力される。これにより、 $CPU7_1$ のデバッグが実行される。一方、 $CPU7_0$ には命令コード等は入力されない。また、上記の通り、 $CPU7_1$ のみのデバッグを実行する場合、信号S40は「H」である。従って、 $CPU7_1$ のデバッグの結果に関するデータは、 $CPU7_1$ から、セレクタ401、デバッグ実行部8、TAPコントローラ9、 $CPU7_1$ から、ク部に出力される。

#### [0056]

さらに、上記の通り、 $CPU7_0$ ,  $7_1$ の双方のデバッグを実行する場合、信号 S41, S42はともに「H」である。従って、デバッグ実行部 8 から出力された命令コード等は、AND回路 402, 403 の各出力端子から出力されて、 $CPU7_0$ ,  $7_1$ にそれぞれ入力される。その結果、上記と同様にして $CPU7_0$ ,  $7_1$ のデバッグが実行される。また、上記の通り、 $CPU7_0$ ,  $7_1$ の双方のデバッグを実行する場合、信号 S40 は順次に「L」「H」となる。従って、端子 6 からは、 $CPU7_0$ のデバッグの結果に関するデータ、及び $CPU7_1$ のデバッグの結果に関するデータが、この順に出力される。

#### [0057]

なお、以上の説明では、選択回路40は、デバックを実行すべきCPU7<sub>0</sub>、 7<sub>1</sub>を、レジスタ400の設定に基づいて選択したが、上記実施の形態2のよう に、外部から所定の端子21~23に入力される選択信号に基づいて選択するよ う構成してもよい。

#### [0058]

このように本実施の形態 4 に係るマルチプロセッサシステムによれば、選択回路 4 0 は、C P U 7 0, 7 1 2 デバッグ実行部 8 2 8 2 の間に接続されている。従って

、各 $CPU7_0$ ,  $7_1$ に対応してデバッグ実行部 $8_0$ ,  $8_1$ 及びTAPコントローラ  $9_0$ ,  $9_1$ をそれぞれ個別に設ける必要がないため、上記実施の形態1, 2と比較して、システム構成の簡略化を図ることができる。

[0059]

実施の形態5.

図 5 は、本発明の実施の形態 5 に係るマルチプロセッサシステムの構成を示す ブロック図である。チップ 1 は、複数の $CPU7_0$ ,  $7_1$ と、 $CPU7_0$ ,  $7_1$ のデバッグを実行するデバッグ実行部  $8_0$ ,  $8_1$ と、デバッグ実行部  $8_0$ ,  $8_1$ を制御する TAP コントローラ  $9_0$ ,  $9_1$ と、端子  $2_0$   $\sim 6_0$  を含む第 1 の端子群と、端子  $2_0$   $\sim 6_1$  を含む第 2 の端子群とを備えている。

[0060]

[0061]

また、本実施の形態5に係るマルチプロセッサシステムは、第2モードにおいて、第1のデバッグ装置から第1の端子群を介して入力されてきたデバッグ用の信号を、TAPコントローラ9<sub>0</sub>、9<sub>1</sub>のうちの一方又は双方に選択的に入力するための、選択回路50をさらに備えている。選択回路50は、上記実施の形態1、2に係る選択回路10,20と同様にして構成することができる。

[0062]

CPU7 $_0$ , 7 $_1$ は、それぞれデバッグ実行部  $8_0$ ,  $8_1$ に接続されており、デバッグ実行部  $8_0$ ,  $8_1$ は、それぞれTAPコントローラ  $9_0$ ,  $9_1$ に接続されている。TAPコントローラ  $9_0$ のTCK端子、TRST端子、TMS端子、TDI端子は、スイッチ  $51_0$ ~ $54_0$ を介して、端子  $2_0$ ~ $5_0$ 及び選択回路 50のTCK 0端子、TRSTの端子、TMSの端子、TDIの端子にそれぞれ接続されている。また、TAPコントローラ  $9_0$ のTD〇端子は、選択回路 50のTD〇 端

子に接続されるとともに、スイッチ 5 5 を介して端子 6 0 に接続されている。同様に、TAP コントローラ 9 1 の TC K端子、TRS T端子、TMS 端子、TD I端子は、スイッチ 5 1 1 ~ 5 4 1 を介して、端子 2 1 ~ 5 1 及び選択回路 5 0 の 1 CK 1 端子、TRST 1 端子、TMS 1 端子、TDI 1 端子にそれぞれ接続されている。また、TAP コントローラ 9 1 の TD O 端子は、選択回路 5 0 の TD O 1 端子及び端子 6 1 に接続されている。

[0063]

選択回路 500 TDOP端子は、スイッチ 55 を介して端子 60 に接続されている。また、選択回路 500 TCKP端子、TRSTP端子、TMSP端子、TDIP端子は、それぞれ端子 20 ~ 50 に接続されている。

[0064]

スイッチ $51_0$ ~ $54_0$ ,  $51_1$ ~ $54_1$ , 55の切り替え(即ち第1モードと第2モードとの切り替え)は、外部から端子56に入力される信号856に基づいて行われる。

[0065]

[0066]

次に、第2モードの動作について説明する。図5に示すように、第2モードにおいて、スイッチ $51_0$ ~ $54_0$ ,  $51_1$ ~ $54_1$ , 55は、それぞれ選択回路50側に切り替えられる。これにより、TAPコントローラ $9_0$ ,  $9_1$ は、選択回路50を介して端子 $2_0$ ~ $6_0$ に接続される。そして、上記実施の形態1, 2と同様に

、デバックを実行すべき少なくとも一つの $CPU7_0$ ,  $7_1$ が、選択回路 50によって選択される。その後、端子  $2_0$   $\sim 6_0$  に接続された第1 のデバッグ装置を用いて、デバッグが実行される。

[0067]

このように本実施の形態 5 に係るマルチプロセッサシステムによれば、チップ 1 に搭載されているC P U  $7_0$ ,  $7_1$  の個数と同数のデバッグ装置を用意できる場合には、第1 モードに切り替えることにより、複数のデバッグ装置を用いて各C P U  $7_0$ ,  $7_1$  のデバッグを独立に実行することができる。一方、1 台のデバッグ 装置しか用意できない場合には、第2 モードに切り替えることにより、選択回路 5 のの選択によってC P U  $7_0$ ,  $7_1$  のデバッグを実行することができる。

[0068]

また、端子56を用いた簡単な構成によって第1モードと第2モードとの切り 替えが実現されているため、システムが大型化・複雑化することを、最小限にと どめることができる。

[0069]

実施の形態6.

図6は、本発明の実施の形態6に係るマルチプロセッサシステムの構成を示す ブロック図である。上記実施の形態5では、第1モードと第2モードとの切り替 えは、外部から端子56に入力される信号S56に基づいて行われた。これに対 し、本実施の形態6において、第1モードと第2モードとの切り替えは、チップ 1に配設された所定のレジスタ60の設定に基づいて行われる。

[0070]

図6を参照して、スイッチ5 $1_0$ ~5 $4_0$ ,5 $1_1$ ~5 $4_1$ ,55の切り替えは、レジスタ60から出力される信号S60に基づいて行われる。具体的には、上記 実施の形態5と同様に、第1モードにおいて、スイッチ5 $1_0$ ~5 $4_0$ はそれぞれ 端子 $2_0$ ~50側に切り替えられ、スイッチ5 $1_1$ ~5 $4_1$ はそれぞれ端子 $2_1$ ~5 $1_1$ 000万日の端子側に切り替えられる。一方、第2モードにおいて、スイッチ5 $1_0$ ~5 $4_0$ ,5 $1_1$ ~5 $4_1$ ,55は、それぞれ選択回路50側に切り替えられる。その他の構成・動作

は上記実施の形態5と同様であるため、説明は省略する。

[0071]

このように本実施の形態6に係るマルチプロセッサシステムによれば、レジスタ60を用いた簡単な構成によって第1モードと第2モードとの切り替えが実現されているため、システムが大型化・複雑化することを、最小限にとどめることができる。

[0072]

実施の形態7.

図7は、本発明の実施の形態7に係るマルチプロセッサシステムの構成を示すブロック図である。上記実施の形態5では、第1モードと第2モードとの切り替えは、外部から端子56に入力される信号S56に基づいて行われた。これに対し、本実施の形態7に係るマルチプロセッサシステムは、第2の端子群に第2のデバッグ装置が接続されているか否かを検出するクロック検出回路70をさらに備え、第1モードと第2モードとの切り替えは、クロック検出回路70の検出結果である信号S70に基づいて行われる。

[0073]

図7を参照して、クロック検出回路70は、端子 $^2$ 1に接続されている。第2の端子群に第2のデバッグ装置が接続されていれば、第2のデバッグ装置から端子 $^2$ 1を介してクロック検出回路70にクロックが入力される。クロック検出回路70は、クロックが入力されていることを検出すると、スイッチ $^5$ 10~ $^5$ 40をそれぞれ端子 $^2$ 20~ $^5$ 0側に切り替え、スイッチ $^5$ 11~ $^5$ 41をそれぞれ端子 $^2$ 1~ $^5$ 1側に切り替え、スイッチ $^5$ 5をTAPコントローラ $^9$ 0のTDO端子側に切り替える。一方、第2の端子群に第2のデバッグ装置が接続されていなければ、クロック検出回路70にはクロックが入力されない。クロック検出回路70は、クロックが入力されていないことを検出すると、スイッチ $^5$ 10~ $^5$ 40,  $^5$ 11~ $^5$ 41,  $^5$ 5を、それぞれ選択回路50側に切り替える。その他の構成・動作は上記実施の形態5と同様であるため、説明は省略する。

[0074]

このように本実施の形態7に係るマルチプロセッサシステムによれば、クロッ

ク検出回路 7 0 を用いた簡単な構成によって第 1 モードと第 2 モードとの切り替えが実現されているため、システムが大型化・複雑化することを、最小限にとどめることができる。

[0075]

#### 【発明の効果】

第1の発明に係るマルチプロセッサシステムによれば、一台のデバッグ装置の みを用いて所望のプロセッサのデバッグを実行できるため、コストの低減を図る ことができる。

[0076]

第2の発明に係るマルチプロセッサシステムによれば、用意できるデバッグ装置の台数に応じて第1モードと第2モードとを切り替えることにより、第1及び第2のプロセッサのデバッグを適切に実行することができる。

#### 【図面の簡単な説明】

- 【図1】 本発明の実施の形態1に係るマルチプロセッサシステムの構成を 示すブロック図である。
- 【図2】 本発明の実施の形態2に係るマルチプロセッサシステムの構成を 示すブロック図である。
- 【図3】 本発明の実施の形態3に係るマルチプロセッサシステムの構成を 示すブロック図である。
- 【図4】 本発明の実施の形態4に係るマルチプロセッサシステムの構成を 示すブロック図である。
- 【図5】 本発明の実施の形態5に係るマルチプロセッサシステムの構成を 示すブロック図である。
- 【図6】 本発明の実施の形態6に係るマルチプロセッサシステムの構成を 示すブロック図である。
- 【図7】 本発明の実施の形態7に係るマルチプロセッサシステムの構成を 示すブロック図である。

#### 【符号の説明】


1 チップ、2~6,  $2_0$ ~6,  $2_1$ ~6,  $2_1$ ~6,  $2_1$ ~23 端子、 $7_0$ ,  $7_1$  C

PU、8,8 $_0$ ,8 $_1$  デバッグ実行部、9,9 $_0$ ,9 $_1$  TAPコントローラ、10,20,30,40,50 選択回路、60,101,300,400 レジスタ、70 クロック検出回路。


【書類名】

図面


【図1】




# 【図2】




【図3】




【図4】



【図5】




【図6】





【図7】



【書類名】 要約書

【要約】

【課題】 コストの低減を図りつつ、複数のプロセッサのデバッグを効率的に実行することが可能なマルチプロセッサシステムを得る。

【解決手段】 チップ1は、 $CPU7_0$ ,  $7_1$ と、デバッグ実行部  $8_0$ ,  $8_1$ と、TAP コントローラ9 $_0$ ,  $9_1$ と、選択回路 1 0と、端子  $2\sim 6$  を含む一組の端子群とを備えている。 $CPU7_0$ のみのデバッグを実行する場合、TAP コントローラ 1 0 0 は、信号 S 1 1 が「H」、信号 S 1 2 が「L」になるように、レジスタ 1 0 1 を設定する。 $CPU7_1$  のみのデバッグを実行する場合、TAP コントローラ 1 0 0 は、信号 S 1 1 が「L」、信号 S 1 2 が「H」になるように、レジスタ 1 0 1 を設定する。 $CPU7_0$ ,  $7_1$  の双方のデバッグを実行する場合、TAP コントローラ 1 0 0 は、信号 S 1 1 , S 1 2 がともに「H」になるように、レジスタ 1 0 1 を設定する。

【選択図】 図1

# 出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社